集成電路工程師崗位職責(zé)16篇

第1篇 數(shù)字集成電路工程師崗位職責(zé)數(shù)字集成電路工程師職責(zé)任職要求

數(shù)字集成電路工程師崗位職責(zé)

數(shù)字集成電路驗(yàn)證工程師 廣東高云半導(dǎo)體科技股份有限公司 山東高云半導(dǎo)體科技有限公司職位描述:

1) 根據(jù)fpga芯片中各功能模塊如serdes等要求，書寫驗(yàn)證方案，制定驗(yàn)證計(jì)劃。

2) 維護(hù)和搭建驗(yàn)證環(huán)境，執(zhí)行/調(diào)試/分析回歸驗(yàn)證和覆蓋率收集，以及開發(fā)腳本提升驗(yàn)證效率。

崗位要求:

1) 大學(xué)本科及以上學(xué)歷，電子工程、通信、微電子或相關(guān)專業(yè)。

2) 熟練使用verilog， systemverilog，熟悉uvm仿真環(huán)境以及面向?qū)ο蟮脑O(shè)計(jì)方法。

3) 熟悉數(shù)字集成電路前端后端仿真驗(yàn)證。

4) 熟悉腳本語言的使用，如perl，python， shell， makefile等

5) 優(yōu)先考慮具有serdes 協(xié)議驗(yàn)證經(jīng)驗(yàn)。

第2篇 集成電路ic工程師崗位職責(zé)集成電路ic工程師職責(zé)任職要求

集成電路ic工程師崗位職責(zé)

模擬集成電路ic設(shè)計(jì)工程師 模擬電路設(shè)計(jì)應(yīng)用工程師

4年以上模擬集成ic相關(guān)工作經(jīng)驗(yàn)

本科以上相關(guān)專業(yè)的學(xué)歷 模擬電路設(shè)計(jì)應(yīng)用工程師

4年以上模擬集成ic相關(guān)工作經(jīng)驗(yàn)

本科以上相關(guān)專業(yè)的學(xué)歷

第3篇 數(shù)字集成電路設(shè)計(jì)工程師崗位職責(zé)

數(shù)字集成電路設(shè)計(jì)工程師 深圳捷謄技術(shù)有限公司 深圳捷謄技術(shù)有限公司,捷謄技術(shù),捷謄 職責(zé)描述:

1、負(fù)責(zé)算法到rtl的代碼實(shí)現(xiàn);

2、負(fù)責(zé)rtl代碼在fpga平臺的初步驗(yàn)證;

任職要求:

1、微電子與固體電子學(xué)專業(yè)、計(jì)算機(jī)相關(guān)專業(yè),本科以上學(xué)歷;

2、1年以上使用verilog語言進(jìn)行電路設(shè)計(jì)經(jīng)驗(yàn),掌握vcs, design compiler, prime time等eda工具;

3、熟悉asic設(shè)計(jì)開發(fā)流程,具有功能驗(yàn)證,時(shí)序分析的相關(guān)經(jīng)驗(yàn);

4、熟悉altera/_ilin_ fpga及其設(shè)計(jì)開發(fā)工具,能夠?qū)?shù)字代碼進(jìn)行fpga的驗(yàn)證;

5、加分項(xiàng):熟悉pcie接口協(xié)議,ecc算法。

第4篇 集成電路ic工程師崗位職責(zé)

(初高級)集成電路驗(yàn)證ic dv工程師 綠芯半導(dǎo)體(廈門)有限公司 綠芯半導(dǎo)體(廈門)有限公司,綠芯 job description and responsibilities:

1) define the verification spec and plan basing on design spec

2) setup and maintain the simulation environment.

3) work with ic design engineers to complete the test vectors

4) generate the product test pattern and test pattern support

6) front-end design

職位描述和職責(zé):

1) 根據(jù)設(shè)計(jì) spec 定義 驗(yàn)證 spec,定義驗(yàn)證計(jì)劃

2) 建立和維護(hù)整個(gè)項(xiàng)目的設(shè)計(jì)仿真環(huán)境

3) 與設(shè)計(jì)工程師一起完成整個(gè)項(xiàng)目驗(yàn)證

4) 生成產(chǎn)品的測試向量并與測試工程師完成測試向量的調(diào)試

key competency requirements:

1) familiar with system verilog or system c or e language, have the transaction level ic uvm verification methodology e_perience.

2) familiar with the uni_/linu_ os, and ic database setup

3) familiar with perl and shell

4) familiar with popular front-end design language and ic eda tools, for e_ample: cadence: nc verilog, irun, specman , hal

5) solid knowledge on atpg and test pattern.

7) good communication and team work ability.

主要工作能力要求:

1) 熟悉system verilog (或 system c 或 e langurage), 要有真正的事務(wù)級驗(yàn)證工作經(jīng)驗(yàn),能獨(dú)立搭建事務(wù)級驗(yàn)證平臺

2) 熟悉uni_/linu_ 操作系統(tǒng)和ic設(shè)計(jì)環(huán)境

3) 熟悉 perl 和 shell語言

4) 熟悉常用的前端設(shè)計(jì)語言和工具 (verilog/vhdl, nc-verilog, hal)

5) 了解atpg和測試向量知識

6) 良好的溝通能力和團(tuán)隊(duì)合作能力

education & e_perience required:

3+ years e_perience for master 5+ e_perience years for bachelor

碩士3年以上工作經(jīng)驗(yàn),本科5年以上工作經(jīng)驗(yàn),條件優(yōu)秀者可適當(dāng)放寬

第5篇 集成電路應(yīng)用工程師崗位職責(zé)

集成電路應(yīng)用工程師 光大芯業(yè) 紹興光大芯業(yè)微電子有限公司,光大芯業(yè),紹興光大芯業(yè),光大芯業(yè) 職責(zé)描述:

1、負(fù)責(zé)芯片的驗(yàn)證和系統(tǒng)驗(yàn)證。

2、產(chǎn)品的推廣和定義。

3、協(xié)助fae解決客戶產(chǎn)品應(yīng)用問題。

任職資格:

1、微電子、電力電子、電子工程、電機(jī)等相關(guān)專業(yè)畢業(yè)。

2、2年以上電源設(shè)計(jì)或應(yīng)用經(jīng)驗(yàn),優(yōu)秀應(yīng)屆畢業(yè)生也可。

3、有單片機(jī)和fpga經(jīng)驗(yàn)優(yōu)先。

4、本科及以上學(xué)歷。

第6篇 數(shù)字集成電路工程師崗位職責(zé)

數(shù)字集成電路設(shè)計(jì)(工程師) 深圳市紐瑞芯科技有限公司 深圳市紐瑞芯科技有限公司,紐瑞芯 職責(zé)描述:

1. 參與數(shù)字集成電路模塊設(shè)計(jì)和驗(yàn)證工作;

2. 根據(jù)模塊規(guī)格要求,完成數(shù)字電路模塊詳細(xì)設(shè)計(jì);負(fù)責(zé)所設(shè)計(jì)模塊基本功能驗(yàn)證;

3. 負(fù)責(zé)前端設(shè)計(jì)工作,包括電路綜合、時(shí)序檢查、形式驗(yàn)證等;

4. 對模塊集成、驗(yàn)證、測試和調(diào)試提供技術(shù)支持。

任職要求:

1. 微電子專業(yè)本科以上學(xué)歷,有成功的數(shù)字集成電路設(shè)計(jì)開發(fā)經(jīng)歷優(yōu)先;

2. 理解數(shù)字集成電路的設(shè)計(jì)驗(yàn)證技術(shù)和流程;

3. 掌握數(shù)字信號處理基本原理及數(shù)字實(shí)現(xiàn)方法,包括數(shù)字濾波器,采樣變換,調(diào)制編碼等;

4. 熟練使用linu_/uni_操作系統(tǒng),熟悉vhdl/verilog等工具語言;

5. 熟悉數(shù)字ic設(shè)計(jì)流程,熟練掌握synopsys或cadence eda工具;

6. 通信協(xié)議和標(biāo)準(zhǔn)有一定的了解優(yōu)先;

7. 有數(shù)字驗(yàn)證,dft或數(shù)字后端設(shè)計(jì)經(jīng)驗(yàn)的優(yōu)先;

8. 良好的團(tuán)隊(duì)合作精神及技術(shù)學(xué)習(xí)能力。具備較強(qiáng)動(dòng)手能力。

第7篇 集成電路設(shè)計(jì)工程師崗位職責(zé)

模擬集成電路設(shè)計(jì)工程師 南京華訊方舟通信設(shè)備有限公司 南京華訊方舟通信設(shè)備有限公司,南京華訊,南京華訊方舟,南京華訊 1、根據(jù)設(shè)計(jì)指標(biāo)設(shè)計(jì)bg、ldo、opa、comparator等基本電路;

2、根據(jù)系統(tǒng)要求參與設(shè)計(jì)pll、adc、dac、filter、vga等系統(tǒng);

3、根據(jù)電路要求配合版圖工程師完成相應(yīng)版圖的設(shè)計(jì);

4、根據(jù)電路設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔的編寫以及制定相應(yīng)的測試計(jì)劃;

5、配合測試工程師完成相應(yīng)模塊的測試,并根據(jù)測試數(shù)據(jù)進(jìn)行性能評估以及問題分析;

職位要求:

1、本科以上微電子、電子工程、電子信息等專業(yè);

2、具備兩年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn);

3、對運(yùn)放、比較器、帶隙基準(zhǔn)等基本模塊的原理有比較深刻的認(rèn)識;

4、有pll/adc/dac/filter/ldo等模塊設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;

5、熟悉使用cadence virtuoso集成電路設(shè)計(jì)平臺;

6、良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)。

第8篇 集成電路前端設(shè)計(jì)工程師崗位職責(zé)

集成電路前端(數(shù)字)設(shè)計(jì)工程師 廣芯微電子(廣州)股份有限公司 廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯 職責(zé)描述:

1. 參與產(chǎn)品架構(gòu)設(shè)計(jì)

2. 按照產(chǎn)品定義完成ip設(shè)計(jì)及系統(tǒng)設(shè)計(jì)

3. 配合fpga進(jìn)行系統(tǒng)調(diào)試

4. 參與數(shù)字電路的仿真驗(yàn)證

5. 參與芯片的數(shù)字流程

6. 編寫ip及產(chǎn)品文檔

任職要求:

1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷

2. 在數(shù)字設(shè)計(jì)領(lǐng)域有2年以上工作經(jīng)驗(yàn)

3. 熟悉verilog hdl語言,熟悉arm,amba總線及常用ip的原理

4. 熟悉常用的eda工具,理解芯片時(shí)序以及測試概念

5. 具有arm或者mcu項(xiàng)目經(jīng)驗(yàn)者優(yōu)先

6. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)

第9篇 集成電路測試工程師崗位職責(zé)

高速集成電路芯片測試工程師 成都天朗電子科技有限公司 成都德曜電子科技有限公司,德曜 職責(zé)描述:

1. 根據(jù)產(chǎn)品spec對芯片的功能及性能進(jìn)行測試,制定測試及測試計(jì)劃;

2. 搭建芯片測試平臺,進(jìn)行芯片產(chǎn)品測試方案,測試工具及測試用例的準(zhǔn)備;

3. 負(fù)責(zé)芯片功能,性能及可靠性的測試所需的軟件及硬件的設(shè)計(jì)及調(diào)試;

4. 協(xié)助芯片設(shè)計(jì)工程師對芯片問題進(jìn)行分析定位,并進(jìn)行解決方案的有效性驗(yàn)證。

任職要求:

1. 計(jì)算機(jī),通訊,電子類專業(yè),本科以上學(xué)歷,2年以上高速電路系統(tǒng)測試經(jīng)驗(yàn);

2. 熟練掌握高速及射頻芯片測試流程,熟悉s參數(shù),頻譜,眼圖,噪聲等測試方法;

3. 熟練使用pna, 頻譜儀,bert, 高速示波器等高頻測試儀器;

4. 具備芯片測試用控制軟件的編程能力(vb, python)及測試硬件的設(shè)計(jì)能;

5. 具有良好的組織學(xué)習(xí)能力、及溝通協(xié)調(diào)能力。

第10篇 集成電路工程師崗位職責(zé)

高級集成電路工程師 二、崗位職責(zé):

1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開發(fā);

2、參與mems芯片cmos集成電路規(guī)范的制定;

3、參與對集成電路的測試和試錯(cuò);

4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;

5、提供對版圖工程師的指導(dǎo);

6、參與和ic代工廠的對接和代工服務(wù);

7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對接。

三、任職資格說明:

1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;

2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;

3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂于學(xué)習(xí),責(zé)任心強(qiáng);

4、985、211院校優(yōu)先。 二、崗位職責(zé):

1、負(fù)責(zé)mems芯片cmos集成電路的設(shè)計(jì)、開發(fā);

2、參與mems芯片cmos集成電路規(guī)范的制定;

3、參與對集成電路的測試和試錯(cuò);

4、參與和協(xié)助與外協(xié)設(shè)計(jì)公司的溝通和合作;

5、提供對版圖工程師的指導(dǎo);

6、參與和ic代工廠的對接和代工服務(wù);

7、參與跟芯片控制和驅(qū)動(dòng)系統(tǒng)的對接。

三、任職資格說明:

1、電子,集成電路自動(dòng)化控制專業(yè),碩士以上學(xué)歷;

2、5年以上系統(tǒng)設(shè)計(jì)的的相關(guān)經(jīng)驗(yàn),了解驅(qū)動(dòng)電路,掌握和熟悉系統(tǒng)的設(shè)計(jì)和制作,有顯示驅(qū)動(dòng)asic和fpga經(jīng)驗(yàn)者優(yōu)先;

3、有良好的電子系統(tǒng)基礎(chǔ),團(tuán)隊(duì)合作精神,溝通能力,樂于學(xué)習(xí),責(zé)任心強(qiáng);

4、985、211院校優(yōu)先。

第11篇 射頻集成電路設(shè)計(jì)工程師崗位職責(zé)

射頻集成電路設(shè)計(jì)工程師 北京百瑞互聯(lián)技術(shù)有限公司 北京百瑞互聯(lián)技術(shù)有限公司,百瑞 崗位職責(zé):

1 基于cmos工藝的射頻收發(fā)芯片的電路和系統(tǒng)設(shè)計(jì),制定各模塊性能指標(biāo)和實(shí)現(xiàn)方案;

2 獨(dú)立進(jìn)行射頻電路模塊的設(shè)計(jì),其中包括電路結(jié)構(gòu)的確立、行為級和電路級的仿真、電路的實(shí)現(xiàn)和芯片的測試,并指導(dǎo)系統(tǒng)級射頻應(yīng)用。

3根據(jù)規(guī)范設(shè)計(jì)射頻集成電路諸如lna、 mi_er、pll、 vco, filter, vga,ad da和pa等

4.根據(jù)系統(tǒng)要求將各個(gè)功能模塊集成為soc系統(tǒng)

5.根據(jù)電路要求指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)

6根據(jù)設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔和測試計(jì)劃

7芯片功能模塊和系統(tǒng)測試、性能評估和問題分析

任職要求:

1.微電子學(xué),半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷

2.有l(wèi)na、 mi_er、pll、vco、pa, filter,vga, ad,da等模塊的設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先

3.熟練掌握電路原理基礎(chǔ)知識,了解反饋理論及其應(yīng)用

4.能正確分析諸如運(yùn)放,功放,混頻器等集成單元電路

5.熟練使用cadence 集成電路設(shè)計(jì)環(huán)境

6.會用電路仿真軟件建立正確的仿真測試平臺并正確分析電路仿真結(jié)果

7.良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)

第12篇 集成電路驗(yàn)證工程師崗位職責(zé)

集成電路前端(數(shù)字)驗(yàn)證工程師 廣芯微電子(廣州)股份有限公司 廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯 職責(zé)描述:

1. 與芯片設(shè)計(jì)工程師溝通,撰寫完整的ip驗(yàn)證和芯片級驗(yàn)證的測試計(jì)劃

2. 負(fù)責(zé)芯片測試環(huán)境搭建

3. 使用system verilog搭建uvm驗(yàn)證環(huán)境。能進(jìn)行隨機(jī)性測試和回歸測試。

4. 參與fpga系統(tǒng)驗(yàn)證

任職要求:

1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷

2. 在數(shù)字設(shè)計(jì)驗(yàn)證領(lǐng)域有2年以上工作經(jīng)驗(yàn)

3. 熟悉ip模塊以及芯片級測試計(jì)劃的撰寫

4. 熟悉verilog/c/c++

5. 熟悉uvm驗(yàn)證方法學(xué),熟悉使用system verilog。

6. 具有芯片流片經(jīng)驗(yàn)者優(yōu)先

7. 有低功耗驗(yàn)證者優(yōu)先

8. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)

第13篇 集成電路設(shè)計(jì)工程師崗位職責(zé)集成電路設(shè)計(jì)工程師職責(zé)任職要求

集成電路設(shè)計(jì)工程師崗位職責(zé)

高級集成電路設(shè)計(jì)工程師 主要職責(zé)

1. 與軟件工程師和固件工程師設(shè)計(jì)團(tuán)隊(duì)關(guān)于先進(jìn)nvm控制系統(tǒng)設(shè)計(jì)進(jìn)行密切合作

2. 負(fù)責(zé)對存儲soc的模塊進(jìn)行性能規(guī)范，微架構(gòu)定義，以及設(shè)計(jì)

3. 通過fpga模擬設(shè)計(jì)以驗(yàn)證和調(diào)試硬件達(dá)到運(yùn)行目標(biāo)

職位要求:

學(xué)歷

必須統(tǒng)招本科以上學(xué)歷

其他項(xiàng)

三年及以上復(fù)雜soc設(shè)計(jì)經(jīng)驗(yàn)

fpga設(shè)計(jì)及相關(guān)工具運(yùn)用工作經(jīng)驗(yàn)

熟悉嵌入式處理器子系統(tǒng)設(shè)計(jì) 主要職責(zé)

1. 與軟件工程師和固件工程師設(shè)計(jì)團(tuán)隊(duì)關(guān)于先進(jìn)nvm控制系統(tǒng)設(shè)計(jì)進(jìn)行密切合作

2. 負(fù)責(zé)對存儲soc的模塊進(jìn)行性能規(guī)范，微架構(gòu)定義，以及設(shè)計(jì)

3. 通過fpga模擬設(shè)計(jì)以驗(yàn)證和調(diào)試硬件達(dá)到運(yùn)行目標(biāo)

職位要求:

學(xué)歷

必須統(tǒng)招本科以上學(xué)歷

其他項(xiàng)

三年及以上復(fù)雜soc設(shè)計(jì)經(jīng)驗(yàn)

fpga設(shè)計(jì)及相關(guān)工具運(yùn)用工作經(jīng)驗(yàn)

熟悉嵌入式處理器子系統(tǒng)設(shè)計(jì)

第14篇 集成電路版圖工程師崗位職責(zé)

集成電路版圖工程師 上海漢締醫(yī)療設(shè)備有限公司 上海漢締醫(yī)療設(shè)備有限公司,漢締 崗位職責(zé):

1、 負(fù)責(zé)根據(jù)designer提供的schematic創(chuàng)建模擬與混合信號ic晶體管級版圖設(shè)計(jì);

2、 通過drc和lvs對版圖進(jìn)行驗(yàn)證和優(yōu)化;

3、 與designer精密合作與溝通,對版圖的結(jié)構(gòu)和布局有準(zhǔn)確性地理解。

任職要求:

1、 微電子等相關(guān)專業(yè),本科學(xué)歷;

2、 熟練掌握版圖設(shè)計(jì)工具cadence virtuoso/laker設(shè)計(jì)流程,及版圖驗(yàn)證drc和lvs工作使用流程;

3、 能夠讀懂foundry提供的design rule等文件;

4、 有cmos圖像傳感器設(shè)計(jì)版圖,了解ic工藝制作流程者優(yōu)先考慮;

5、 態(tài)度積極主動(dòng),有團(tuán)隊(duì)合作精神。

第15篇 半導(dǎo)體集成電路工程師崗位職責(zé)

ic layout design engineer 半導(dǎo)體集成電路版圖設(shè)計(jì)工程師 description as an ic layout design engineer at micron's shanghai design center, you will work in a highly innovative and motivated design team using state of the art memory technologies to advance dram memory design. as part of a multi-disciplinary team, you will contribute to physical layout floor plan of various memory chip circuit blocks, and perform block level layout, lvs/drc verification and using other cad tools to check layout. of course you will also work closely with micron's various design teams in us and other countries and leverage vast resources available throughout micron’s global sites. additionally, you will perform verification (lvs/drc etc) of layout to the full-chip level, and assist in project tape out. requirement -college degree (or above) in electrical engineering or other related engineering field. -3 to 5 years of ic custom layout working e_perience (more e_perienced engineers highly welcome). -proficiency with cadence oa and calibre verification tools desirable. -understanding of basic cmos circuits is a plus. -understanding of dram/flash architecture or previous memory layout e_perience is a plus. -english language skill in writing and speaking is a plus. -no fresh graduates will be considered. education college degree (or above) in electrical engineering or other related engineering field.

第16篇 模擬集成電路設(shè)計(jì)工程師崗位職責(zé)任職要求

模擬集成電路設(shè)計(jì)工程師崗位職責(zé)

模擬集成電路ic設(shè)計(jì)工程師 芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn)

本科以上學(xué)歷，微電子行業(yè)優(yōu)先 芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn)

本科以上學(xué)歷，微電子行業(yè)優(yōu)先

模擬集成電路設(shè)計(jì)工程師崗位