- 目錄
-
第1篇 機(jī)械設(shè)計(jì)工程師mechanicalengineer崗位職責(zé)職位要求
職責(zé)描述：
requirements:
1. college degree or above in mechanical/ electrical engineering;
2. 3 years working e_perience related in mechanical development;
3. e_perience in electronics products and familiar with small mechanical parts like metal and plastics;
4. e_perience in part qualification flow. familiar with packaging design (carton bo_);
5. skillful in using solid works， auto cad; familiar with ms office;
6. good english in both spoken and written;
7. be responsible and hard work， good team player;
8. e_perience in led driver is preferred.
job responsibilities:
1. generates 2d drawings， part samples check(ppap)， product verification and analysis.
2. package design;
3. product design as needed;
4. prepare technical approval reports and other assigned job.
崗位要求：
學(xué)歷要求：本科
語言要求：不限
年齡要求：不限
工作年限：3-5年
第2篇 staff analog/mi_ed signal design engineer （資深模擬/混合ic設(shè)計(jì)工程師）職位描述與崗位職責(zé)任職要求
職位描述：
崗位職責(zé)：
1）參與制定芯片和模塊的specification
2) 負(fù)責(zé)模擬和混合信號(hào)ic電路的設(shè)計(jì)和仿真
3）負(fù)責(zé)與版圖工程師溝通并完成電路的版圖設(shè)計(jì)
4）制定芯片的測(cè)試計(jì)劃，并在流片后配合芯片測(cè)試
5）負(fù)責(zé)芯片設(shè)計(jì)過程中相關(guān)設(shè)計(jì)文檔的寫作
6）負(fù)責(zé)與ic foundry公司的溝通
崗位要求：
1）碩士及以上學(xué)歷，五年以上相關(guān)工作經(jīng)驗(yàn)
2）熟悉模擬和混合信號(hào)ic電路的設(shè)計(jì)和仿真（例如pll/ldo/osc等，以及mipi/hdmi/usb等外設(shè)接口的phy）
3）熟悉cmos工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程
4）掌握specification， datasheet， test plan， design review等技術(shù)文檔的寫作
5）熟悉linu_ os系統(tǒng)以及cadence spectre， hspice， hsim等設(shè)計(jì)軟件的使用
6）熟悉layout guide，協(xié)助版圖工程師進(jìn)行電路版圖設(shè)計(jì)
7）有良好的英語溝通能力，與美國(guó)和國(guó)內(nèi)工程師共同完成芯片開發(fā)
第3篇 asic芯片設(shè)計(jì)崗位職責(zé)
asic design engineer 芯片設(shè)計(jì) 崗位職責(zé)
1. participate in video/ddr/soc ip or top design for all frontend phase
2. specification define
3. rtl implementation
4. analysis and optimization for performance
5. analysis and optimization for power
6. analysis and optimization for timing
7. design flow: lint/synthesis/sta/formal check
8. silicon debugging
任職條件
1. ms with 5+ years of e_perience in asic design
2.e_perience with video/ddr/soc design are highly desirable
3. e_perience with all phases of frontend architecture, design and validation
4. rtl coding, design reviews, syn, cdc, function coverage reviews
5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug
6. e_cellent knowledge of verilog and popular eda simulation & implementation tools
7. good e_perience in scripting languages like perl, uni_ shell or similar languages 崗位職責(zé)
1. participate in video/ddr/soc ip or top design for all frontend phase
2. specification define
3. rtl implementation
4. analysis and optimization for performance
5. analysis and optimization for power
6. analysis and optimization for timing
7. design flow: lint/synthesis/sta/formal check
8. silicon debugging
任職條件
1. ms with 5+ years of e_perience in asic design
2.e_perience with video/ddr/soc design are highly desirable
3. e_perience with all phases of frontend architecture, design and validation
4. rtl coding, design reviews, syn, cdc, function coverage reviews
5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug
6. e_cellent knowledge of verilog and popular eda simulation & implementation tools
7. good e_perience in scripting languages like perl, uni_ shell or similar languages
第4篇 模擬ic設(shè)計(jì)崗位職責(zé)
模擬ic設(shè)計(jì)師 工作職責(zé):
1.負(fù)責(zé)硅基模擬類芯片的研發(fā)設(shè)計(jì);
2.負(fù)責(zé)設(shè)計(jì)多種模擬ic,包括但不限于:tia、la、transceiver等光通信和射頻ic類芯片、dc-dc,ac-dc,led driver,charger等電源管理類芯片;
3.負(fù)責(zé)完成電路的設(shè)計(jì)、仿真、驗(yàn)證和debug分析;
4.配合版圖完成版圖設(shè)計(jì)和繪制。
任職要求:
1.微電子、電子工程或相關(guān)專業(yè)本科或以上學(xué)歷,具有扎實(shí)的模擬電路基礎(chǔ)理論知識(shí),cet4級(jí),具有熟練的英文讀寫能力;
2.1-3年及以上模擬ic設(shè)計(jì)經(jīng)驗(yàn),具有射頻集成電路或電源管理類芯片設(shè)計(jì)經(jīng)驗(yàn)者尤佳;
3.熟練掌握模擬ic設(shè)計(jì)方法,熟悉并深刻理解cmos/bcd工藝;
4.熟練運(yùn)用spectrerf、hspice、ads等eda工具進(jìn)行電路設(shè)計(jì)。 工作職責(zé):
1.負(fù)責(zé)硅基模擬類芯片的研發(fā)設(shè)計(jì);
2.負(fù)責(zé)設(shè)計(jì)多種模擬ic,包括但不限于:tia、la、transceiver等光通信和射頻ic類芯片、dc-dc,ac-dc,led driver,charger等電源管理類芯片;
3.負(fù)責(zé)完成電路的設(shè)計(jì)、仿真、驗(yàn)證和debug分析;
4.配合版圖完成版圖設(shè)計(jì)和繪制。
任職要求:
1.微電子、電子工程或相關(guān)專業(yè)本科或以上學(xué)歷,具有扎實(shí)的模擬電路基礎(chǔ)理論知識(shí),cet4級(jí),具有熟練的英文讀寫能力;
2.1-3年及以上模擬ic設(shè)計(jì)經(jīng)驗(yàn),具有射頻集成電路或電源管理類芯片設(shè)計(jì)經(jīng)驗(yàn)者尤佳;
3.熟練掌握模擬ic設(shè)計(jì)方法,熟悉并深刻理解cmos/bcd工藝;
4.熟練運(yùn)用spectrerf、hspice、ads等eda工具進(jìn)行電路設(shè)計(jì)。
第5篇 senior asic設(shè)計(jì)工程師職位描述與崗位職責(zé)任職要求
職位描述：
主要職責(zé)：
1. 定義相關(guān)ip的微結(jié)構(gòu)
2. 帶領(lǐng)整個(gè)團(tuán)隊(duì)進(jìn)行ip的開發(fā)
崗位要求：
1. 碩士學(xué)位及5年以上相關(guān)工作經(jīng)驗(yàn)
2. 熟悉asic芯片前端設(shè)計(jì)的各個(gè)方面，包括但不限于: rtl代碼編寫，綜合，時(shí)許分析，功耗分析和dft等
3. 擁有完整的全流程ip設(shè)計(jì)的經(jīng)驗(yàn)，從初始需求到最終gds
4. 擁有帶領(lǐng)5人以上團(tuán)隊(duì)開發(fā)的經(jīng)驗(yàn)
擁有以下經(jīng)驗(yàn)優(yōu)先：
1. 相關(guān)ai芯片設(shè)計(jì)經(jīng)驗(yàn)
2. usb/ddr phy等ip使用經(jīng)驗(yàn)
3. uvm等相關(guān)使用經(jīng)驗(yàn)。
第6篇 ic設(shè)計(jì)經(jīng)理崗位職責(zé)
ic設(shè)計(jì)經(jīng)理 廣州眾諾電子技術(shù)有限公司 廣州眾諾電子技術(shù)有限公司,眾諾,眾諾 崗位職責(zé):
1、負(fù)責(zé)芯片部門的團(tuán)隊(duì)組織和技術(shù)建設(shè);
2、負(fù)責(zé)芯片反向和正向設(shè)計(jì)的項(xiàng)目組合管理;
3、負(fù)責(zé)芯片部門的對(duì)外技術(shù)合作;
4、參與重要項(xiàng)目評(píng)估并提出芯片反向和正向設(shè)計(jì)具體解決方案;
5、參與重要項(xiàng)目的具體設(shè)計(jì)工作并承擔(dān)技術(shù)骨干;
任職資格:
1、微電子或電子通信類相關(guān)專業(yè),本科及以上學(xué)歷,五年以上ic設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)反向分析經(jīng)驗(yàn)者優(yōu)先考慮。
2、精通ic數(shù)字前段設(shè)計(jì)及相關(guān)設(shè)計(jì)工具并熟悉后端設(shè)計(jì)流程,有綜合及時(shí)序分析的相關(guān)經(jīng)驗(yàn)。
3、熟悉前端電路仿真分析和驗(yàn)證。
4、熟悉32位單片機(jī)和arm架構(gòu)者優(yōu)先。
5、有過32位單片機(jī)編譯器工作經(jīng)驗(yàn)者優(yōu)先。
6、有成功的正、反向開發(fā)經(jīng)驗(yàn),有多款成功的產(chǎn)品流片經(jīng)驗(yàn)優(yōu)先。
7、具有豐富的ic正反向設(shè)計(jì)外部技術(shù)資源,在必要時(shí)組織對(duì)外合作。
8、有很強(qiáng)的團(tuán)隊(duì)組織和協(xié)調(diào)能力,能夠獨(dú)自帶領(lǐng)團(tuán)隊(duì)解決各種復(fù)雜問題。
第7篇 ic邏輯設(shè)計(jì)工程師崗位職責(zé)
崗位描述:
1、對(duì)線路進(jìn)行分析整理、仿真及分析,制定適宜的fib方案以及驗(yàn)證fib數(shù)據(jù)
2、芯片命令和碼表含義分析
3、配合其他部門完成芯片的驗(yàn)證以及芯片的功能分析,以及加解密算法的電路功能分析
4、完成技術(shù)資料和產(chǎn)品文檔的編寫、維護(hù)、歸檔等工作
任職要求:
1、微電子、電子工程、通信、自動(dòng)化等相關(guān)專業(yè)本科以上學(xué)歷,有五年以上工作者優(yōu)先
2、了解ic器件、工藝等相關(guān)知識(shí)
3、熟悉數(shù)字、模擬ic基礎(chǔ),掌握cmos電路結(jié)構(gòu),具備扎實(shí)的半導(dǎo)體物理知識(shí)
4、精通verilog的編程及仿真
5、具有mcu、fpga、cpld、protel開發(fā)經(jīng)驗(yàn)優(yōu)先
6、具有一定的數(shù)學(xué)理論知識(shí),有算法理論基礎(chǔ)及開發(fā)經(jīng)驗(yàn)者的優(yōu)先
7、責(zé)任心強(qiáng),具有良好的溝通表達(dá)能力和團(tuán)隊(duì)合作意識(shí)。
第8篇 高級(jí)asic設(shè)計(jì)工程師崗位職責(zé)
高級(jí)asic設(shè)計(jì)工程師 上海登臨科技有限公司 上海登臨科技有限公司,登臨 職位信息:
根據(jù)特定算法或者架構(gòu)需求定義模塊的微架構(gòu);
運(yùn)用verilog完成模塊的rtl實(shí)現(xiàn);
對(duì)設(shè)計(jì)進(jìn)行power/timing/area分析和優(yōu)化;
fpga/silicon debug;
完成相關(guān)設(shè)計(jì)文檔的編寫和整理;
任職要求:
電子及相關(guān)本科以上專業(yè);
3年及以上相關(guān)經(jīng)驗(yàn);
有asic設(shè)計(jì)經(jīng)驗(yàn),有很強(qiáng)的verilog 設(shè)計(jì)/實(shí)現(xiàn)技能,對(duì)數(shù)字設(shè)計(jì)的ppa有充分的理解;
具有獨(dú)立解決問題的能力,良好的團(tuán)隊(duì)合作意識(shí)和溝通能力;
第9篇 ict設(shè)計(jì)工程師崗位職責(zé)
ict系統(tǒng)設(shè)計(jì)工程師 虹信 武漢虹信技術(shù)服務(wù)有限責(zé)任公司,武漢虹信,武漢虹服,虹信,虹信技術(shù)北京公司,虹信科技,虹信 崗位職責(zé):
1、負(fù)責(zé)完成ict項(xiàng)目管理,包括項(xiàng)目進(jìn)度、質(zhì)量、成本、資源等。確保項(xiàng)目的最終交付,具有系統(tǒng)構(gòu)建、方案設(shè)計(jì)能力;
2、負(fù)責(zé)完成項(xiàng)目部分產(chǎn)品的引進(jìn)、消化和集成;
3、能夠根據(jù)政企客戶市場(chǎng)發(fā)展需求,研究政府、大中型企業(yè)、教育、醫(yī)療、媒體、互聯(lián)網(wǎng)行業(yè)信息化發(fā)展趨勢(shì),整合公司內(nèi)外部業(yè)務(wù)及第三方產(chǎn)品資源,規(guī)劃、制定政企ict項(xiàng)目應(yīng)用解決方案和產(chǎn)品開發(fā)計(jì)劃;
4、前沿技術(shù)研究,系統(tǒng)的核心技術(shù)研發(fā)和攻關(guān);參與項(xiàng)目的疑難問題解決,幫助項(xiàng)目組成員解決問題;
5、配合部門經(jīng)理完成相關(guān)任務(wù)目標(biāo)。
任職要求:
1、本科及以上學(xué)歷,計(jì)算機(jī)、通信相關(guān)專業(yè)畢業(yè),5年及以上相關(guān)工作經(jīng)驗(yàn);
2、有較強(qiáng)技術(shù)能力,在智慧城市、信息化、ict基礎(chǔ)設(shè)施(網(wǎng)絡(luò)、云計(jì)算及數(shù)據(jù)中心、辦公it、安全)單領(lǐng)域或者多領(lǐng)域提供解決方案咨詢,且有中型以上咨詢項(xiàng)目成功交付經(jīng)驗(yàn);
3、有較強(qiáng)技術(shù)能力,在智慧城市、信息化、ict基礎(chǔ)設(shè)施(網(wǎng)絡(luò)、云計(jì)算及數(shù)據(jù)中心、辦公it、安全)單領(lǐng)域或者多領(lǐng)域提供解決方案咨詢,且有中型以上咨詢項(xiàng)目成功交付經(jīng)驗(yàn);
4、具有較強(qiáng)的項(xiàng)目管理、客戶溝通、跨部門組織和協(xié)調(diào)能力,具有較強(qiáng)的行業(yè)分析和主動(dòng)創(chuàng)新意識(shí)。
第10篇 asic設(shè)計(jì)師崗位職責(zé)
1、負(fù)責(zé)算法評(píng)估,實(shí)現(xiàn)和模塊驗(yàn)證工作,參與系統(tǒng)結(jié)構(gòu)設(shè)計(jì);
2、獨(dú)立完成模塊級(jí)結(jié)構(gòu)設(shè)計(jì),rtl實(shí)現(xiàn)以及相關(guān)驗(yàn)證工作;
3、soc系統(tǒng)設(shè)計(jì)和集成;
4、fpga系統(tǒng)設(shè)計(jì)和調(diào)試;
5、參與芯片設(shè)計(jì)整個(gè)流程。
招聘要求:
1、本科及以上學(xué)歷,3年以上加解密算法前端設(shè)計(jì)經(jīng)驗(yàn),至少一次成功流片經(jīng)驗(yàn);
2、深入理解asic設(shè)計(jì)流程,較強(qiáng)的rtl設(shè)計(jì)經(jīng)驗(yàn);
3、ip 或soc設(shè)計(jì)開發(fā)相關(guān)經(jīng)驗(yàn);
4、熟悉arm架構(gòu)及amba總線協(xié)議;
5、可以獨(dú)立搭建fpga環(huán)境;
6、較強(qiáng)的英文讀寫能力及團(tuán)隊(duì)協(xié)作精神。
第11篇 ic數(shù)字邏輯設(shè)計(jì)工程師崗位職責(zé)
職位描述:崗位要求:1、電子、信息、通信、應(yīng)用數(shù)學(xué)、應(yīng)用物理等相關(guān)專業(yè)畢業(yè),全日制本科或以上學(xué)歷。2、有一年邏輯設(shè)計(jì)電路設(shè)計(jì)或驗(yàn)證經(jīng)驗(yàn)。3、有良好電路基礎(chǔ)知識(shí)和...
第12篇 ic設(shè)計(jì)工程師崗位職責(zé)
數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師
工作內(nèi)容:
1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架
2、完成模塊級(jí)設(shè)計(jì)文檔
3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)
4、確定驗(yàn)證方案,完成模塊級(jí)驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證
5、根據(jù)評(píng)測(cè)方案,完成芯片評(píng)測(cè),定位并解決評(píng)測(cè)問題
任職資格:
1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷
2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程
3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具
4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力
第13篇 ic芯片設(shè)計(jì)工程師崗位職責(zé)
soc ic 芯片設(shè)計(jì)工程師 soc設(shè)計(jì)工程師
職位描述
1. arm soc 架構(gòu)設(shè)計(jì)
2. arm soc 頂層集成
2. arm soc 的模塊設(shè)計(jì)
任職要求must have:
1. 精通 verilog 語言
2. 了解uvm方法學(xué);
3. 2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);
4. 1個(gè)以上的soc 項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)
5. 精通amba協(xié)議
6. 良好的溝通能力和團(tuán)隊(duì)合作能力
preferred to have:
1. arm 子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)
2. amba 總線互聯(lián)設(shè)計(jì)
3. ddr3/4, sd/sdio設(shè)計(jì)經(jīng)驗(yàn)
4. uart/spi/iic 設(shè)計(jì)調(diào)試經(jīng)驗(yàn)
5. 芯片集成經(jīng)驗(yàn)
ic設(shè)計(jì)工程師
職位描述
1. 完成基帶算法的邏輯實(shí)現(xiàn)
2. 完成基帶設(shè)計(jì)的驗(yàn)證
3. 配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束
任職要求must have:
1. 具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)
2. 精通 verilog,c 語言
3.. 了解uvm方法學(xué);
4. 3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)
5. 良好的溝通能力和團(tuán)隊(duì)合作能力
preferred to have:
1. 通信導(dǎo)航背景
2. 導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)
soc設(shè)計(jì)工程師
職位描述
1. arm soc 架構(gòu)設(shè)計(jì)
2. arm soc 頂層集成
2. arm soc 的模塊設(shè)計(jì)
任職要求must have:
1. 精通 verilog 語言
2. 了解uvm方法學(xué);
3. 2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);
4. 1個(gè)以上的soc 項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)
5. 精通amba協(xié)議
6. 良好的溝通能力和團(tuán)隊(duì)合作能力
preferred to have:
1. arm 子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)
2. amba 總線互聯(lián)設(shè)計(jì)
3. ddr3/4, sd/sdio設(shè)計(jì)經(jīng)驗(yàn)
4. uart/spi/iic 設(shè)計(jì)調(diào)試經(jīng)驗(yàn)
5. 芯片集成經(jīng)驗(yàn)
ic設(shè)計(jì)工程師
職位描述
1. 完成基帶算法的邏輯實(shí)現(xiàn)
2. 完成基帶設(shè)計(jì)的驗(yàn)證
3. 配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束
任職要求must have:
1. 具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)
2. 精通 verilog,c 語言
3.. 了解uvm方法學(xué);
4. 3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)
5. 良好的溝通能力和團(tuán)隊(duì)合作能力
preferred to have:
1. 通信導(dǎo)航背景
2. 導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)
第14篇 ic設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)
ic設(shè)計(jì)驗(yàn)證工程師 西安紫光國(guó)芯半導(dǎo)體有限公司 西安紫光國(guó)芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國(guó)芯,西安紫光國(guó)芯半導(dǎo)體有限公司,紫光國(guó)芯 以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國(guó)際ic公司以及國(guó)內(nèi)頂端ic公司提供on-site設(shè)計(jì)服務(wù)。
西安紫光國(guó)芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和dft、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國(guó)內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國(guó)際知名大型芯片設(shè)計(jì)公司以及國(guó)內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長(zhǎng)。
我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠(chéng)邀有志ic事業(yè)的人才加盟共同發(fā)展!
responsibilities:
1. according to the design specification, be responsible for the verification plan and verification objective definition.
2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.
3. work with random verification methodology(vmm, ovm, uvm, erm)
4. work as an independent verification engineers to check the design functionality at soc module level and chip level.
5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.
6. verilog or vhdl coding according to design specification or e_ternal/internal ip integration.
7. support the post simulation with gate-level verilog or vhdl net list.
requirements:
1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working e_perience.
2. e_perience with verification language (specman/e-language, system-verilog, vera)
3. e_perience with rtl coding and simulators (modelsim, nc-sim).
4. basic knowledge of script language (perl, tcl, c-language and so on)
5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.
6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.
7. team oriented, love to work in young, international and highly motivated teams.
8. good command of english
第15篇 模擬ic設(shè)計(jì)經(jīng)理崗位職責(zé)
模擬ic設(shè)計(jì)版圖經(jīng)理 蘇州納芯微電子股份有限公司 蘇州納芯微電子股份有限公司,納芯微,納芯 職責(zé)描述:
1、管理公司版圖團(tuán)隊(duì),協(xié)調(diào)和組織公司版圖工作。
2、根據(jù)電路設(shè)計(jì)工程師的要求進(jìn)行ic版圖設(shè)計(jì)。
3、負(fù)責(zé)版圖的drc/lvs.
4、指導(dǎo)模擬版圖工程師完成版圖設(shè)計(jì)。
5、完成相關(guān)設(shè)計(jì)文檔的撰寫。
6、責(zé)任心強(qiáng),擅長(zhǎng)團(tuán)隊(duì)合作,工作態(tài)度積極。
7、根據(jù)芯片失效現(xiàn)象進(jìn)行全面分析,并完成電路改進(jìn)。
任職要求:
1、微電子相關(guān)專業(yè)本科及以上學(xué)歷;
2、具有5年以上模擬/數(shù)?；旌想娐钒鎴D設(shè)計(jì)的項(xiàng)目經(jīng)驗(yàn),熟悉virtuoso、calibre等版圖工具的使用;
3、熟悉cmos工藝制程,熟悉drc,lvs, erc相關(guān)設(shè)計(jì)規(guī)則;
4、熟悉高壓、功率器件及高精度電路layout者優(yōu)先;
5、熟悉cmos工藝中esd/latch-up原理者優(yōu)先;
6、責(zé)任心強(qiáng),擅長(zhǎng)團(tuán)隊(duì)合作,工作態(tài)度積極;
7、有團(tuán)隊(duì)管理經(jīng)驗(yàn),擅長(zhǎng)溝通,能夠領(lǐng)導(dǎo)并激勵(lì)團(tuán)隊(duì)建設(shè),幫助團(tuán)隊(duì)成功;
第16篇 ic設(shè)計(jì)師崗位職責(zé)
數(shù)字ic設(shè)計(jì)師 杭州士蘭微電子 杭州士蘭微電子股份有限公司,士蘭微,杭州士蘭微電子,士蘭 崗位名稱:數(shù)字ic設(shè)計(jì)師/高級(jí)數(shù)字ic設(shè)計(jì)師
招聘人數(shù):4
主要職責(zé)
1. 根據(jù)需求,完成ip的spec制定和代碼編寫、調(diào)試等工作;
2. 根據(jù)項(xiàng)目spec,完成soc系統(tǒng)的集成;
3. 根據(jù)驗(yàn)證人員的反饋優(yōu)化、完善ip及soc;
4. 協(xié)助fpga驗(yàn)證人員及軟件開發(fā)人員調(diào)試ip與soc系統(tǒng);
任職要求:
1. 大學(xué)本科以上學(xué)歷,電子類專業(yè),具備成功的流片經(jīng)驗(yàn);
2. 熟悉ip開發(fā)流程,有獨(dú)立開發(fā)ip的能力;
3. 熟悉verilog及perl語言,熟練使用linu_操作系統(tǒng)和eda工具;
4. 熟悉通用mcu/soc設(shè)計(jì)流程,具有基于arm corte_-m等cpu集成設(shè)計(jì)經(jīng)驗(yàn)
5. 熟悉ahb、apb和a_i等amba協(xié)議;
6. 熟悉一種或多種ip:uart,spi,i2c,iis,spdif,eflash,usb,sdr,ddr,cache,sdmmc,gmac等;
8. 具有良好的應(yīng)用能力、溝通能力和團(tuán)隊(duì)精神;
